### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05136751 A

(43) Date of publication of application: 01 . 06 . 93

(51) Int. CI

H04J 3/00 H04L 5/22

(21) Application number: 03326579

(22) Date of filing: 14 . 11 . 91

(71) Applicant:

**NEC ENG LTD** 

(72) Inventor:

KITAHARA HIROYUKI


### (54) TIME DIVISION MULTIPLEXER

### (57) Abstract:

PURPOSE: To avoid a frame delay in a multiplexed output in the case of forward packing multiplex in one frame except data in an idle channel package in the time division multiplexer.

CONSTITUTION: A counter 1 and a decoder 2 generate four channel pulses 101-104 each having a length being four-equal-division of one frame of a frame pulse 1011 and whose phases are shifted sequentially by the pulse length. Encoders 31-34 receiving signals ID1-ID4 representing the presence of a channel package decide the position of a time slot from a head of one frame to each of the mount packages. The channel pulses 101-104 corresponding to the decided time slot location are selected by selectors 41-44 to form a data insert time slot of a relevant channel package.

COPYRIGHT: (C)1993,JPO&Japio



## (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

FΙ

# (11)特許出顧公開番号

# 特開平5-136751

(43)公開日 平成5年(1993)6月1日

(51) Int.Cl. <sup>5</sup>				
H04J	3/00			
H04L	5/22			

識別配号 庁内整理番号A 8843-5KZ 8843-5K

技術表示箇所

# 審査請求 未請求 請求項の数1(全 11 頁)

(21)	ш	का व	я
(61)	ш	阳田	Ħ

特顧平3-326579

(22)出顧日

平成3年(1991)11月14日

(71)出願人 000232047

日本電気エンジニアリング株式会社

東京都港区西新橋3丁目20番4号

(72)発明者 北原 博之

東京都港区西新橋三丁目20番4号 日本電

気エンジニアリング株式会社内


(74)代理人 弁理士 ▲柳▼川 信

# (54) 【発明の名称】 時分割多重化装置

### (57) 【要約】

【目的】 時分割多重化装置において、空チャネルパッケージのデータを除いて1フレーム内に前詰め多重化する場合、多単化出力のフレーム遅延をなくす。

【構成】 カウンタ1及びデコーダ2により、フレームパルス1011の1フレームを4等分したパルス長を各々が有しかつ順次このパルス長だけ位相がずれた4個のチャネルパルス101~104を生成する。チャネルパッケージ 実装有無を示す信号ID1~ID4を入力とするエンコーダ31~34により、実装パッケージ各々に対して1フレーム先頭からのタイムスロット位置を夫々決定する。この決定されたタイムスロット位置に対応するチャネルパルス101~104を各セレクタ41~44にて選択し、対応チャネルパッケージのデータ挿入タイムスロットとする。



1

### 【特許請求の範囲】

【請求項1】 n個(nは2以上の整数)のチャネルパ ッケージから夫々出力されるデータを1フレーム内の各 タイムスロットに割当てて多重化する時分割多重化装置 であって、各々が前記1フレームの時間をn等分したパ ルス長を有し順次前配パルス長だけ位相がずれたの個の チャネルパルス信号を生成する手段と、前配チャネルパ ッケージの実装の有無を示す信号を入力として実装され ているチャネルパッケージに対して前記1フレームの先 の決定されたタイムスロット位置に対応するチャネルバ ルス信号を選択して対応チャネルパッケージの出力デー タの挿入用タイムスロットとする手段とを含むことを特 徽とする時分割多重化装置。

#### 【発明の詳細な説明】

[0001]

【技術分野】本発明は時分割多単化装置に関し、特にn 個(nは2以上の整数)のパッケージから夫々出力され るデータを1フレーム内の各タイムスロットに割当てて 多重化する時分割多重化装置に関するものである。

[0002]

【従来技術】従来のかかる時分割多重化装置の概略プロ ック図を図6に示し、図7にその動作タイムチャートを 示している。尚、図7では簡単化のためにn=4とした 場合の例を示す。

【0003】図6において、各チャネルパッケージ#1 (61)~#n(6n)は夫々対応する端末21~2n からのデータを受信し、データバス221 に多重化し、ま たその逆 (分離化) を行う。

の占有タイムスロットとチャネルパルス1021~1024との 関係は図7の様になっているものとする。具体的には、 各チャネルバッケージ#1~#nに与えられるチャネル パルス1021~102nはデータパス上の各チャネルパッケー ジデータのデータ幅と同一でかつ同一位相のパルスであ り、共通部51から送出されている。

【0005】ここで、一部のチャネルパッケージが非実 装となった場合、多重化データ上に空ができ、伝送効率 が低下する。このため、伝送効率向上の方法の一つとし て、使用チャネルパッケージのデータを多重化データ上 40 で前詰めにし、空の所に別信号を更に多重化するという 方法がある。

【0006】一例として、チャネルパッケージ数をn= 4として動作を説明する。図8は従来の図6における共 通部51の具体例を示すプロック図、図9は図8のプロ ックの動作タイムチャートである。通常は、図7のよう にチャネルパッケージ#1~#4が実装されているが、 ここでは図9のようにチャネルパッケージ2, 4のみが 実装された例について説明する。

【0007】図8の制御部71では、多重化データ1041 50 てn=4の場合の例を示し、図2はその動作タイムチャ

の先頭を示すフレーム信号1011を元に、図9に示すよう にチャネルパッケージ1~4に対しチャネルパルス1021 ~1024を送出する。また、各チャネルバッケージの実装 状態を示す実装情報 I D 1 ~ 4 (1061~1064) とチャネ ルパルス1021~1024とから、実装されたチャネルパッケ ージのデータのみをメモリ72若しくは73に書込むク ロック214, 216 が生成される。メモリ72, 73はダ ブルパッファ構成となっている。

【0008】図9において、メモリ72が書込み中、メ 頭からのタイムスロット位置を夫々決定する手段と、こ 10 モリ73が読出し中の場合を考える。メモリ72に対す る魯込みクロック214 は、実装情報 I D 1 ~ 4 (1061~ 1064) が実装状態でかつ該当するチャネルパッケージの チャネルパルス位置のタイムスロットのみ生成されるも のとする。ここでは、チャネルパッケージ2, 4が実装 されているため、図9のメモリ1書込みクロック214 に 示すようにTS2、4でメモリ72への書込みが行われ

> 【0009】次に、メモリ2からの読出しデータは連続 クロック215 で読出される。この時、メモリ73からの 20 読出しデータ1042は、チャネルパッケージ2, 4のみの ため、図9のTS1, 2の位置に出力され、TS3, 4 は空となる。逆に、メモリ72が読出し中、メモリ73 が書込み中の場合についても同様の動作となる。

【0010】上述した従来の時分割多重化装置では、ダ ブルパッファ構成のために、書込みに1フレーム、読出 しに1フレーム夫々必要となる。よって、最大1フレー ムの遅延を生じるという欠点がある。

[0011]

【発明の目的】本発明の目的は、チャネルパッケージデ 【0004】多重化データ1041上での各チャネルデータ 30 ータのフレーム内前詰め処理時にフレーム遅延を生じる ことがない時分割多重化装置を提供することである。 [0012]

> 【発明の構成】本発明によれば、n個(nは2以上の整 数)のパッケージから夫々出力されるデータを1フレー ム内の各タイムスロットに割当てて多重化する時分割多 重化装置であって、各々が前配1フレームの時間をn等 分したパルス長を有し順次前配パルス長だけ位相がずれ たn個のチャネルパルス信号を生成する手段と、前記チ ャネルパッケージの実装の有無を示す信号を入力として 実装されているチャネルパッケージに対して前記1フレ ームの先頭からのタイムスロット位置を夫々決定する手 段と、この決定されたタイムスロット位置に対応するチ ャネルパルス信号を選択して対応チャネルパッケージの 出力データの挿入用タイムスロットとする手段とを含む ことを特徴とする時分割多重化装置が得られる。

[0013]

【実施例】以下、図面を用いて本発明の実施例について 説明する。

【0014】図1は本発明の実施例のプロック図であっ

ートである。また、図3は本発明の実施例においてチャ ネルパッケージを一般的にn個としたときのプロック図 である。

【0015】図1において、カウンタ1はフレーム信号 1011でリセットされ、クロック1012で動作するカウンタ である。デコーダ2はカウンタ1の出力を入力とし、信 号101 ~104 をデコード出力する。

【0016】エンコーダ31~34は実装情報ID1~ 4 (1061~1064) を入力とし、図4に示す入出力関係を 1~nを入力とし、チャネルパッケージnが実装されて いるチャネルパッケージ全数でフレーム位置から数えて 何番目にあるかを示すパイナリーコードを出力する。こ のようにして、求められた入出力関係の一例が図4とな っている。

【0017】セレクタ41~44はデーコダ2の信号10 1~104を入力とし、エンコーダ31~34の出力にて チャネルパルス1021~1024を選択出力する。ここで、セ レクタnは、デコーダ2の出力101~10mの入力を選択 パッケージnが非実装時にはセレクタnからチャネルパ ルス無し、すなわち固定信号"0"が出力される。

【0018】また、チャネルパッケージnが実装時に は、エンコーダnは、チャネルパッケージnが実装され ているチャネルパッケージ全体でフレーム位置から数え て何番目の位置にあるかを示すパイナリーコードを出力 し、セレクタπが相当するチャネルのチャネルパルスを 出力するように構成されている。

【0019】次に、動作について具体的に説明する。ま ず、実装情報 I D 1 ~ 4 (1061~1064) はチャネルバッ 30 ケージ実装時"1", 非実装時"0"とする。エンコー ダ31~34の入出力関係は図4に示すとおりであり、 セレクタ41~44の入山力関係は図5に示すとおりで

【0020】さて、図1において、実装情報 I D 2, 4 = "1", ID1, 3= "0" が入力された場合を考え る。まず、図4より、ID1="0"からエンコーダ3 1の出力 (B1) = (0), ID1= "0", ID2= "1"から、エンコーダ32の出力(B1, B2)= (1,0)となる。また、同様にしてエンコーダ33の 40 1 カウンタ 出力 (B1, B2) = (0, 0), エンコーダ34の出 カ (B1, B2, B3) = (0, 1, 0) となる。

【0021】次に、セレクタ41~44の動作について

考える。まず、セレクタ41は、エンコーダ31の出力 が(0)のため、図4より出力1021には入力0が選択さ れて固定信号"0"が出力される。セレクタ42は、エ ンコーダ32の出力が(1,0)のため、出力1022には 入力1が選択され、信号101が出力される。

【0022】更に、セレクタ43は、エンコーダ33の 出力が(0,0)のため、出力1023には入力0が選択さ れ、固定信号"0"が出力される。同様にして、セレク タ44の出力1024には、エンコーダ34の出力が(0, 持つものである。ここで、エンコーダnは実装情報 ID 10 1, 0) のため、入力 2 が選択され、信号102 が出力さ れる。

> 【0023】以上の説明からチャネルパルス1021~1024 は、図2に示すタイミングで出力されるため、同図の出 カデータ1042が出力され、フレーム遅延のない前詰めの 多重化データが得られることになるのである。

#### [0024]

【発明の効果】以上のべた如く、本発明によれば、多重 化データ上で各チャネルバッケージへのチャネルバルス の位相を、パッケージの実装状態に応じて切替え制御し 出力するが、エンコーダnからの選択信号は、チャネル 20 ているので、フレーム遅延の原因となるメモリを用いる 必要がなくなり、多重化データの前詰め処理が遅延なく 可能となるという効果がある。

#### 【図面の簡単な説明】

【図1】本発明の実施例のn=4の場合のプロック図で ある。

【図2】図1のプロックの動作タイムチャートである。

【図3】本発明の実施例の一般的なブロック図である。

【図4】図1のエンコーダ31~34の入出力関係を示 す図である。

【図 5】図1のセレクタ41~44の入出力関係を示す 図である。

【図6】従来の時分割多重化装置のプロック図である。

【図7】図6のプロックの動作を示すタイムチャートで

【図8】図6の共通部51の例を示すプロック図であ

【図9】図6のプロックの動作を示すタイムチャートで ある。


### 【符号の説明】

2 デコーダ


31~3n エンコーダ

41~4n セレクタ


(図1)



[图2]



【図3】



[図4]

エンコーダ31

入力	出力
0	Bı
0	0
1	

エンコーダ32

入力		出力		
0	1	Bı	B2	
0	0	0	0	
1	0	1	0	
0	1	1	0	
1	1	0	1_1_	


エンコーダ33

7	カ	出		
0		2	Bı	B2
0	0	0	0	0
1.	0	Ö	0	0
0	1	0	0	0
1	1	0	0	0
0	Q	1	1	0
1	0	1	0	1
0	1	1	0	1
1	1	1	1	1

エンコータ"34

入力			出力			
0	1	2	3	Bı	B2	Вз
0	0	0	0	0	0	0
1	0	0	0	0	0	0
0	1	0	0	0	0	0
1	1	0	0	0	00	0
0	0	-	0	0		0
1	0	1	0	0	0	0
0	1	1	0	0	0	0
1	1	1	0	0_	0	0
0	0	0	1	1	0	0
T	Q	0	1	0	1	0
0	1	0	1	0_	1 1	0
1	1	0	1	1	1	0
0	0	1	1	0	1	0
1	0	1	1	1	1	0
0	1		1_	1	1	0
		1		0	0	_1_

【図8】



**右野104** 

0

0

00

信号102 信号103

0

48年101

0

信号·2

**高忠** 5

固定信号で

0

0

【図5】

**69102** 

個男101

0

告号 2

信号 5

固定信号。0

おな

270942

217941

A1 A1 BER 出力 BER BB 0 0 0 0 1 1 信号 101

御号で


固定信号。

# 12 43


2000

	田七		固定信号。0.0	倍号101	信号102	信号103
!	信号	Az	0	0	1	•
	极权	A	0	l	0	-
		က	ÚID 1	03 03		
2	\ \ \ \ \ \ \	7	£00 €	₹.2 2		
		_	140	<i>₩</i> 5		
}		0	ion!	17 20 E	40,0	)

【図6】



【図7】



[図9]

